## Method for prevention of autodoping of epitaxial layers

Patent number:

JP62502438T

**Publication date:** 

1987-09-17

Inventor:
Applicant:
Classification:

- International:

H01L21/20; H01L21/22; H01L21/02; (IPC1-7):

H01L21/205; H01L21/306

- european:

H01L21/20; H01L21/22C

Application number: JP19860501692 19860303 Priority number(s): US19850718758 19850401

Also published as:

WO8605922 (A1)


EP0216852 (A1) US4662956 (A1)

EP0216852 (A4)

Report a data error here

Abstract not available for JP62502438T Abstract of corresponding document: **US4662956** 

A method for the prevention of dopant diffusion from the back side of a doped semiconductor substrate during epitaxial layer growth. The entire surface of the substrate is first covered with a cleanly etchable material. Around the entire first layer is formed a second dopant diffusion barrier layer. The front sides of the layers are then selectively etched away to expose the front side of the substrate upon which the epitaxial layer will be grown without contamination of dopant diffusion from the sealed back side of the substrate.



Data supplied from the **esp@cenet** database - Worldwide

## ⑩ 日本国特許庁(JP)

① 特許出願公妻

## 四公表特許公報(A)

昭62 - 502438

母公表 昭和62年(1987)9月17日

@Int\_Cl\_4

識別記号

厅内察理番号

審 査 請 求 未請求

部門(区分) 7(2)

H 01 L 21/205 21/306 7739-5F A-8223-5F

子備審查請求 未請求

(全 7 頁)

の発明の名称

エピタキシャル層のオートドーピング防止方法

②符

願 昭61-501692

1986 頭 昭61(1986)3月3日

❷翻訳文提出日 昭61(1986)12月1日

@国際公開番号 WO86/05922

@国際公開日 昭61(1986)10月9日

優先権主張

到1985年4月1日到米国(US)到718758

②発 明 者

ロス, スコツト エス

アメリカ合衆国テキサス州78748、オースチン、ロシエーユ、3004

番

**砂発 明 者** 

ステインバーグ, ジョー

アメリカ合衆国テキサス州78745, オースチン, ロチヤンプトン, 2

501番

願 人 മ്പ

モトローラ・インコーポレーテ ッド

アメリカ合衆国 イリノイ州 60196, シャンバーグ, イー・アル

ゴンクイン・ロード, 1303番

砂代 理 人 弁理士 玉蟲 久五郎

**®指定**国

DE(広域特許), FR(広域特許), GB(広域特許), IT(広域特許), JP, KR, NL(広域特許)

#### ・請求の疑問

L 半導体デバイスの製造法において、

妥 個 及び 基 側 を 有 する ドープ され た 基 板 の 全 埓 出 姿 画にわたりきれいにエッチ可能を材料の第1層を形成 するステップ .

きれいにエッチ可能な材料の前配第1層の全露出表 面にドーパント拡散障壁材料の第2屆を形成するステ

ドープされた基板の長側から両層を除去するステッ ブーを具えるデバイス形成用基板を準備することを特 敬とするエピタキシャル層のオートドーピング防止法。

2 きれいにエッチ可能を材料が2段化シリコンで ある前記請求の範囲第1項記数の方法。

3. ドーパント拡散障壁は、シリコン銀化物及びポ リシリコンの群より選択される前記領求の範囲第1項 記載の方法。

・ 4. 請求の範囲第1項記載の方法で製造される半導 . 体デバイス。

5. ドープされた荔板から拡散されたドーパント化 より行来されないエピタキシャル暦を有する半導体デ パイスの製造方法について、

ドープされた半導体基板の姿刻及び裏側表面にわた りきれいにエッチ可能な材料の第1店を形成するステ ップ・

第1層の表例及び真側表面にわたりドーパント拡散 

そとの第1届を除去することなく要個表面から第2 層を選択的にエッチングするステップ。

追加の第2屆ドーパント拡散障壁を除去するととな くドープされた苗板の表側から第1層を選択的に磁式 エッチングするステップ。

ドープされた半導体基板の褒例にエピタキシャル半 導体度を成身するステップ.

を具えるデパイス形成用基根を準備することを特徴と するエピタキシャル層のオートドーピング防止方法。

6. きれいにエッチ可能を材料が2段化シリコンで ある前記請求の範囲第5項記載の方法。

7. ドーパント拡散障壁材料は、シリコン選化物及 びポリシリコンよりたる群から選択される前記額求の 題 日 第 5 項 記 載 の 方 法。

8. 前記開求の範囲第5項記数の方法で作られる半 退休デバイス。

9. ドープされたシリコン茲根から拡散されたドー \*パントにより汚染されたいエピタキシャルシリコン后 を持つ半導体デバイスを製造する方法にかいて、

ドープされたシリコン半導体芸板の要例及び基例の 段面を疑う2取化シリコンの第1階を形成するステッ 7. .

#### 特表昭62-502438 (2)

そとの課1層を除去せずに表倒の姿面より第2層を 選択的にドライエッチングするステップ。

追加の第2 眉ドーパント拡散障壁材料を除去せずに ドープされたシリコン基板の表例から第1 層を選択的 に促式エッテングするステップ。

ドープされたシリコン茜板の表側にシリコン・エピ タキシャル届を成長するステップ、を具えるデバイス 形成用茘板を単偏することを特徴とするエピタキシャ ル眉のオートドーピング防止方法。

10. 前記請求の範囲第9項記載の方法により作られる半導体デバイス。

群1回は、エピタキシャル后10の成長の間に、拡散 経路16に沿つてドーブされた基板14の異面12から拡散 する他のドーパント(ドナー・またはアクセブタ)により、エピタキシャル届10が如何に汚染されるかを図示したものである。オートドーピングは、エピタキシャル居の不純物選股 粋 取(profile) に予想外の変化をかとし、これは、エピタキシャル唇の上や中に位かれるデパイスの構造や性能に、不利に影響するから望ましくない。エピタキシャル居は、基板より、より少なくドーブされることが典報的に好ましいことである。

明 組 春

エピタキシャル尼のオートドーピング 防止方法

#### 技 術 分 野

本発明は、一般的には、半導体製造プロセス中にドーブされた 芸板にエピタキシャル暦を与える方法に関し、 特に、 その様なエピタキシャル層の成長及び半導体デバイス製作中に使用される以後のプロセスの間のオートドービングの防止方法に関する。

#### 背景技術

超大規模条款回路(VLSIC)及び超高速集級回路(VHSIC)技術への継続的発展は、膜の厚さの減少・オートドーピングの最小化、低エピタキシャル温度・非常に低い欠陥レベル及び良好を膜の均一性に関して、シリコン・エピタキシャルででなる。この傾向は、ドープされた基板上のエピタキシャル 歴成長の技術改善に、常に圧力を加えている。例えば、固体技術1981年11月号 第101~第110頁。G.R.Srinivasanの『高性能集録回路用シリコン・エピタキシー『を参照されたい。

との論文に述べられる1つの問題は、エピタキシャル后生成の間のオードドービングの最小化を含む。オートドービングは、エピタキシャル層の成長の間望ま

ドープされた葱板上のエピタキシャル 個及び他の表面 層のオートドーピングは、典型的な半導体デバイス 製作の他プロセスをウェハが受ける時には、また必ず むこる。

オートドーピング問題の先行技術による解決法は、オートドーピングを最小にするようにエピタキ、Cの方法(approach)は、エピタキシー成長中のオートドーピングの彼少に部分的にのみ成功しているが、でもセンケの彼少に部分的にのみ成功しているが、でもセング中にかとるオートドーピングは扱わなかい。他の正とかったが、ドーパントが、基板の前に、ドーパントが、立たは、であるととであった。では、ドーパントが、立たは、であるととなった。では、ドーパントが、であるとしている。では、アーパントが、であるとしている。では、アーパントが、であるとしている。では、アーパントが、であるとしている。では、アーパントが、では、では、であるとしている。では、対している。であるとする。

<u>電子化学学会シャーナル</u> Vol. 116. & 11. 1969 11 月号,第 1561 ~ 1565 頁の。急校なインタフェース不認物輪郭(profile)を持つシリコン・エピタキシャル層。化かいて、D.C.Gapts,その他は、シリコン良化物、シリコン設化物、その他のような、絶録性のエ

#### 特表昭62-502438 (3)

ッチ抵抗版を用い地級(deposit )前に基皮及面を密開することは、エピタキシャル后/基板インタフェースにかける不認物オートドーピング量をかなり成少すると述べている。この研究では基板は砒素でドーブされた。 英面例を密閉するのに用いた材料の詳細は発安されていない。

ちなみに上述の Gupts その他、により提案されたシリコン豆化物のような他の段壁は、ウエハの上面から きれいにエッチすることができないから問題がある。 換官すれば、エピダキシャル居成長の前に、シリコン

・ことで れたドープされた基板の断面を図示する。

第4 図は、上部保護暦の片側だけがエッチで除去された本発明のドープされた基板の断面を図示する。

第6図は、オートドーピングから保護され、その表 関面上にエピタキシャル暦を成長させたドープされた 基板の断面を図示する。

第1図は、エピタキシャル 層成長の後にオートドービング防止層が適用された本発明の他の実施例の断面を図示する。

#### 発明の辞細説明

本発明の変換例は、第2図乃至第1回を参照するととにより説明される。第2図に図示するのは、突面の22を持つドーブされた遊板さたはウェハ20ではであり、この面上には、結局、ドーブされた遊板20と同じ評価系型のエビタキシャル層が成長されるであうう。ドーブされた遊板20はまた変物面24を持ち、本発明が用いられないとしたら、ことりドーパント不純分が拡散されるだろう。遊板及びこの上の種々の層の厚さは、明確にするためウェハ旺低に対し非常に誇張されている点で、図面は縮尺と一致しないのは要

いであろうオートドーピング防止法を提供することで ある。

本発明のさらに他の目的は、この方法が加えられた 後の半導体製造中に、すべてのその後の層を保護する でもろうオートドービング防止法を提供することでも る。

本発明のさらに他の目的は、広い範囲の基板に適用され、利用可能の技術で異応できるオートドーピング 防止法を提供することである。

本発明の以上の目的及び他の目的を異行する際に、ドープされた基板の全質出面に、 きれいにエッチされ 得る材料の第1層を形成することにより、オートドービングからエビタキシャル及び以後の層を保護するで あろう半導体デバイスの製造方法が提供される。 次に、ドーパント拡散障壁材料が第2層が第1層の全端出面に形成される。 最後に、エビタキシャル局の成長が望まれる区域がエッチにより除去される。

#### 図面の簡単を説明

第1図は、ドーブされた基板上のエピタキシャル后 の断面を図示し、エピタキシャル店のオートドーピン グが如何におころかを説明する図を示す。

第2図は、きれいにエンチされ得る材料局で完全に 使われたドープされた基板の断面を図示する。

第3回は、本発明にもとづく2保護暦で完全に覆わ

望化物をクエハの表面から絵去するために受するブラズマ・エッチングのようたを式エッチング技術は、恋 破裂面の汚染と最級的損傷をおとす。 恭敬の裂面のそのような物理的欠陥は、次のエピタキシャル暦の結晶格子欠陥に伝搬し、品質の悪い製品となるのはよく知られている。

基板またはクェハの妥面に、他の層がデポジットされるのも民知であるが、これらの旧は普通・逆パイアス電板端子として使用されるだけである。 Christian. その他・にたいする米国特許第4.485.553 号かよび第4.468.857 号は、祭校回路デパイス製作用2クェハ法(two-wafer method)を説明している。 これには、シリコン競化物層で変われたシリコン酸化物層の使用を含む多速層保護が開示されているが、保護層は、すてに形成された半導体デパイスを保持するウェハの上面に接着された・独立した支持ウェハの上に置かれる。そこでオートドービイング問題は、この技術では回避不可能である。

#### 発明の簡単な要約

したがつて、本発明の目的は、基板の裏面からのド ーパント拡散にもとづく、エピタキシャル層の最小オ ートドーピングを消去することである。

本発明の他の目的は、エピタキシャル局が成長される基板の表面を、汚染しないか又は物理的に損傷しな

解されるだろう。

第2回のドープされた恭根20を完全にとり囲み、内 邸に聞じてぬるのは、きれいにエッチ可能な材料の第 1届26である。。きれいにエッチ可能を材料。とは、 エッチで取り除かれる時にドープされた芸板20の表例 面22を平滑にし、笛をつけることなく、エピタキシャ ル成長への準備が出来ている物質を意味する。 2 取化 シリコン(SiOz)は、とのきれいドエッチ可能を材料 として望ましい物質である。第1届名がきれいにエッ ナ可能であるのみならず、ドーパント拡散にたいする 犀壁でもある材料であるのは、非常に望ましい。その 様な材料が利用可能であれば、本発明の目的は1保護 **卍て完成されるだろう。しかしたがら、除去の後に基** 板の表側面22を十分平滑にし、また、顔足すべきドー パント輝璧の拡散特性を所有する物質は知られていた い。 2 取化シリコンはきれいにエッチ可能な物質であ るが、前に述べたように完全なドーパント既駐ではな く、アクセブタに対し符にそうである。そこで他の俗 が必要となる。また第1層の表例28及び異例30は、店 板20の要例22及び異例24に対応することに注答された

第3四に図示するのは、ドーブされた基板20は完全にきれいにエッチ可能な材料の第1層で囲み張われ、 次にとの層は、ドーペント拡散摩壁材料の第2層で完

第2層32の表例34の選択エッチである。例えば第2層 32は、ドーパント拡散障壁材料である第2層32と、き れいにエッチ可能な材料の第1層26の間のエッチ速度 比を調整するととにより、第1度26を前耗せずに、退 択的に乾式エッチ、例えば、ブラズマ・エッチが可能 である。注意したように、とのようなエッチが選択的 に可能なようにドーパント拡散障壁は迅定されなけれ ばならない。前に注意したように、有効かつ完全なド ーパント厚壁及び、きれいにエッチ可能を特性の両方 を提供する材料は知られていないので、第2届32はブ ラズマ・エッチングのような方法で必然的にエッチさ れなければならないが、この方法は下の層、即ち、第 1 届 25 を汚染し、損傷しがちである。しかしエピタキ シャル局38は、第1層芸剛28には成長されたいので、 第2層表例34のプラズマ・エッチ除去により何等の損 伤もかとらない。

第5図に図示されるのは、エピタキシャル暦38の成長のため、ドーブされた茜板20の袋側22がすでに露出された蓋板の断面である。再び必要なのは、きれいにエッチ可能な第1層26の裂偶23のエッチは、ドーブされた茜板20の設出された妥側22を、機械的に損傷したり、汚染すべきでない。他に必要なのは、このエッチング・ブロセスは、第1層26の材料を選択的に差別的にエッチし、第2層32の材料を、特に第2層32の茲側

全に囲まれることである。第1層26は、ドーブされだ 益板20の安倒22及び姦倒24の両面を覆い、第2月32比 また、第1周25の表側28及び延側30の両面を凝りこと に注意されたい。注意したどとく、第2周辺は、ドー パント拡散厚壁材料でなければならない。第2届32は、 エピタキシャル層の成長の間のような高温処理の間、 ドーパント不細物(ドナー及びアクセブタ)がそれを 通して拡散するのを防止するような材料でなければな らないことを意味する。さらに第2層記は、第1層26 のエッチ特性とは顕著に異なる特性を示さなければな らない。云い方を変えれば、第2周32材料に有効なエ ッチ手順は、第1層25の材料を契質的にエッチしては ならない。同様に第1層25材料に対し有効をエッテ手 頃は、第2層32の材料に対し異質的に有効であつては たらたい。ドーパント拡散摩壁材料として遊当で、し から2段化シリコンと異なるエッチ特性を持つ材料は、 盘化シリコン(SieNe)及びポリシリコンを含むが、 これらに殴られない。

第2層32は、第1層要側28及びドーブされた基板要側22に対応する要側34を持ち、同様に、第1層函側30及びドーブされた基板変側24に対応する裏側36を持つのは、さらに注意すべきである。

第4図に図示するのは本発明の方法の次の段階(atep) の結果で、即ち、第1層25をかなりの程度消耗しない

36 を認められるほどエッチせず、ドーベント拡散興盛 をその場に縫持しなければならない。

歴式エッチング技術は、以上に述べた望ましい結果を与えるため設計されることが可能である。例えば、きれいにエッチ可能を材料の第1層が2酸化シリコン (SiOt)で、ドーペント拡散壁壁材料の第2層がシリコン窓化物(Si→N4)であるとすれば、フッ化水果(HF)は、第2層32(この設階では蒸倒36である)のでは蒸倒36である)。フッ化水果設エッチは、まにタキッーを受ける貸出基板投倒要面22を投続的に扱係を、行乗もしないだろう。ドープされた基板20の延側24は、第1層25の延側30及び第2層32の延側36を保有するのに注意されたい。

第6図に図示するのは、第5図のように裏側を保護され、その役偶22にエピタキンヤル層38を持つたドーブされた基板20の断面である。エピタキンヤル層38は、以上に述べたように準備されたドーブされた基板20の役倒22の上に、ドーブされた五板20の裏側24からのオートドーピングもなく成長可能であるのに注意されたい。第2層32の換余の運偶36のような、基板20の薬側24によりオートドーピングは妨げられる。これら保護ドーバントの拡散回避は、クェハまたは、基板20の蒸偶24にとどま


#### 特表昭62-502438 (5)

り、集材回路製作の扱り工程を通じ、オートドービング保護を提供するであろう。さらに、 拡板20の装例22 は、品質を劣化しエピタキシャル展38の欠陥を伝播する可能性がある磁波的損傷や感染を受けなかつたことに注意されたい。

本弱明の特定の1つの実施例では、ドープされた基 板20は、シリコンであり、普通の方法で成長されたエ ビタキシャル暦38は、ドーブされたシリコンまたは、 ドープされないシリコンである。第1暦四は促式技術 てきれいにエッチ可能な2裂化シリニンであり、他方、 第2層型はブラズマ技術でエッチ可能をシリコン登化 物または、ポリシリコンである。本発明の方法は、特 に、ガリウム・砒菜 (GaAs) 基本半導体に適当である りと予期される。本発明のオートドーピング防止方法 は、一般製造手順に調和する普通の半導体デバイス・ プロセス技術を使い央給され得ることが、また注意さ るべきである。換書すれば、慣習上の特別なオートド ーピング防止段階(etep)を実行するため双造上の流 れ(フロー)は、中断される必要はない。本発明のオ ートドーピング防止手頭は、他の技術を用いる段階( step) の複雑さに比較し非常に少たい段階(step)で 達成出来ることが、また注目さるべきである。

第1層26及び第2層32の厚さは設計者により、全て の半導体製造段階に耐え、ダイがウェハから切断され るまで届が有効な形で存在するように、 都合よく調整 されるべきである。 この方法で帰26及び32は、 可能な かぎり長く、 ドーピング防止を提供する。

第7 図に図示するのは、非保護階ののオートドービングが問題とは考えられない場合の本語明の他の突結例である。この突結例では第1 層25 及び第2 層22 に成長された孫板のの姿側22 に成長された孫板に形成(成長またはデギボジット)される。第7 図に図示するある段階では第2 層32 の姿例34 はすに除去される。ついで第1 層26 の表例28 は除去される、欠いで第1 層26 の表例28 は除去され、条板回路級造は非保護層40 のほ出 共倒面で続けられるであろう。このような実施例では、層40 はオートドービングから保護されるであろう。



補正律の翻訳文提出書(特許法第184条7の第1項)

昭和 61 年 12 月 1 日

圝

特許庁長官 縣 田 明 堆 點

1. 特許出顧の表示

国際出願番号 PCT/US86/00440

2. 発明の名称・

エピタキシヤル層のオートドーピング防止方法

3. 特許出顧人

生 所 アメリカ合衆国イリノイ州 60196,シヤンパーグ, イー・アルゴンクイン・ロード,1303 番

名 称 モトローラ・インコーポレーテッド

代 没 者 ラウナー・ピンセント ジェイ

国 籍 アメリカ合衆国

4. 代 理 人

住 所 東京都登島区南長時2丁目5番2号 氏 名 (7139)弁理士 玉 蟲 久 五 郎

5. 福正書の提出年月日

1986年7月17日

6. 旅付容類の目録

(1) 補正費の翻訳文



## 特表昭62-502438 (6)

#### 請求の疑問

- L ( 別除 )
- (創除)
- ( 削除 )
- ( ( 部除 )

5.(補正) ドープされた基板から拡散されるドーベ ントドより行染されないエピタキシャル居及びその後 の府を持つ半導体デバイスの製造法において、

ドープされた半導体基板の要倒及び裏側の全要面に きれいにエフチ可能な材料の第1届を形成するステッ

第1層の袋側及び裏側の袋面にドーパント拡散障壁 の第2届を形成するステップ,

第1屆をそこから除去せずに表倒の表面から第2届 を選択的にエッチングするステップ。

追加の第2周ドーパント拡散障壁材料を除去せずに ドープされた茜板の表側から第1層を選択的に湿式エ ツチングするステップ .

ドープされた半導体蓄板の表側にエピタキシャル半 導体層を成長させるステップ。

残りのデバイス層が形成される時、ドーブされた牛 導体基板の裏側表面に第2層ドーパント拡散障壁及び きれいにエッチ可能な材料の第1層を保持するステッ ブ・を具えるデバイス形成用基板を準備することを特

エピタキシャル眉を成長させるステップ。

その後の残りの層の形成のあいだドープされた半導 体基板の裏側の上にドーパント拡散障壁材料の第2層 及び2敵化シリコンの第1層を保持するステップ,を 具えるデバイス用菇板を準備することを特徴とするエ ピタキシャル層のオートドーピング防止方法。

10. 前記請求の範囲第9項記載の方法により作られる 半導体デバイス。

故とするエピタキシャル眉のオートドーピンク防止方

6. きれいにエッチ可能を材料は2段化シリコンであ る前記請求の範囲第5項記録の方法。

ドーパント拡散障壁材料はシリコン選化物及びポ リシリコンよりなる群から選択される前記請求の氣筒 第5項配数の方法。

8. 前記請求の範囲第5項の方法で作られる半導体デ

9. ( 補正 ) ドープされたシリコン基板より拡散され るドーパントにより汚染されたいエピタ中シャル層及 びその後の届を持つ半導体デパイスの製造法において、

ドープされたシリコン半導体基板の表側及び裏側の 表面を覆い2配化シリコンの第1局を形成するステッ

第1周の表例及び基例の表面を褒いシリコン登化物 からたるドーパント拡散障壁材料の第2層を形成する

第1日をそとから除去せず夏朝の表面から第2層を 選択的にドライエッチングするステップ。

追加の第2層ドーペント拡散障壁を除去せずにドー プされたシリコン茜板の装餌から第1層を選択的に登 式エッチングするステップ.

ドープされたシリコン芸板の表側の上にシリコン・

WILLIAM G. SERBHARY PATENT EXAMINER

PCT/US86/00440 TEATRON OF AUGUST ANTER OF COMMITTEE OF THE COMMITTEE OF 29/576E;148/174;148/175;148/D1g.7;156/612 156/643;156/653;156/657;427/85;427/86;427/87 IN. DOCUMENTS CONSIDERED TO BE RELEVANT IN

APPEND TO CREEKE OF DEFENDED, 15 with Indicator, where appropriate of the relevant parameter 15 US, A, 3,559,281, Published, 02 February 197 (Mayberry et al), see entire document 1-10 US, A, 3,600,281, Published, 17 August 1971, (Doo et al), see col. 1, lines 13-25 1-10 US, A. 3.663.319, Published, 16 May 1972, (Rose), see col. 2, lines 13-70 1-10 US. A, 3,785,823, Published, 10 July 1973, (Kasano), see entire document 1-8 US, A, 3,769,10%,.Published,30 October 1973, (Ono et al), see col. 2 lines 23-30 1-8 US, A, 3,839,082, Published, 01 October 1974 (Kasano), see cols. 3 and 4 1-8 US, A, 3,929,528, Published, 30 December 1975 (Davidson et al), see entire document U3, A, 4,468,857, Published, 04 September 1984, (Christian et al), see col. 2, line 26 - col. 3, line 2 1-10 "L" decrement which may throw devicts on priority abdited) or back in dried to secration the profession drie of profess number or other agreem remark (on aqualifies) 30 MAY 1986 Com F. NEBLING

ISA/US

# 特表昭62-502438 (7)

	****	-	207711526720000
--	------	---	-----------------

			SERVICE TO SE SELEVANT CEONTHURG FROM THE SECOND SHEE	70333700440
B 5000				• Arranal to Chair 05 •
	<u> </u>			
^	σs,	M,	I.S.M. Technical Disolosure Bullentin, July 1962, vol. 5, No. 2, Doo et al, "Crowing High Resistivity Epitaxial Pilms on Low Resistivity Silicons Substrates", pp. 50-51	1-10
7	us,	Ħ,	Journal Of The Slectrochanical Society rol. 112, No. 11, November 1965, Joyce et al. "Impurity Redistribution Processes In Epitaxial Silicon Layers" pp. 1100-1105	
^	US.	и,	Solid State Technology, October 1968, Gupta et al "Advances In Silicon Epitaxial Technology, pp.48-53	1-10
^	US,	n.	Journal Of The Electrochemical Society, vol. 116, No. 11, November 1959, Oupta et al. "Silicon Epitaxial Layers With Abrupt Interface Impurity Profiles", pp. 155-1565	1-10
x !	us,	н,	I.B.M. Technical Disclosure Bulletin, Movember 1970, vol. 12. No. 16 Bratter et al, "Dielectric Structure As An Outdiffusion Barrier", pp. 1922	1-8
A :	us.	N,	Solid State Technology, Hovember 1981, Srinivasan, G.R., "Silicon Epicaxy For High Performance Integrated Circuits"	1-10
A	us,	Α.	h, 485, 553. Published, 04 December 1984. (Christian et al), see entire document	1-10

PCT/US85/000
THETHER SUSDINGSTON CONTINUED FROM THE SECOND SHEET
*** 657 427/85, 85, 87
VE GEELEVATIONS WHERE CERTAIN CLAIMS WERE FOUND DWEELERCHARDS =
This minimational second respect top net form established in respect of deriots clothes under Article 1923 [16] for the following research
Construction sections that relief to endural matter IT and excelled to be concepted by this Authority, assembly
L. Chen remines, heckniss they make up parks of the biometricities equilibrium that on not comply with the assessible and on the control to the contro
VL 005(0 various winter 0 mirr os loves rion is Cattino 1.  The becoming a beening a whosh than during houseless in this between application as billions!
The Phrositical equipoles as biliness
As all required epithemed spaces look ware throug paid by the applicant, into intermulated posent covers all countries day.
An east rame of the required adottored execute loss more thank poid by the applicant, this international assetts record correct a State plaints of the international symbolism by using loss more past, assettle-sky alanasy
Ma received edepoint correll have some Standy and by the confluent. Consequently, this betweendoord recent mount to restricted to be terrodoord ball and terrodoord to the chineses of the provided by the confluent of the terrodoord to the chineses of the terrodoord to the chineses.
As all commonly taking could be searched without alloss fromfying on additional los, the International Searching Authority and a country of any addressed loss.
The additional learth look wase secondanied by epolicant's probing.  Ma antiest occumpated the popular of additional mounts look.